Страница 173 datasheet’а, раздел “Figure 22-3. Active Supply Current vs. VCC (Internal RC oscillator, 8 MHz)” - при Vcc = 5v по графику Icc = ~5mA. У меня набегает 6.47mA.
Регистр DIDR. Отвечает за отключение цифровых цепей на аналоговых пинах. Это должно сэкономить немного.
А ещё конденсаторы бы не помешало проверить, мало ли, китайские.
Внял почти всем советам (конденсаторы пока не проверял, посмотрю). Получить потребление 5mA на 8MHz, как писано в “Figure 22-3. Active Supply Current…", мне не удалось.
На 1MHz уже обращал внимание. Вполне возможно, что на нём и остановлюсь.
По clock_prescale_set(clock_div_8). После прошивки IDE не видит плату, т.к. “auto set sck period (because given equals null)” и надо лезть в потроха, править этот sck period. Avrdudess общаться с чипом может или при установке перемычки Slow, или выборе в “Bit clock” 187.5KHz и менее. Показывает фьюзы которые были прошиты ранее. Так что вернуть всё в зад проблем нет.
Не понятно. clock_prescale_set(clock_div_8) это изменение делителя кодом в скетче, как он может влиять на прошивку? Прошивка ведь начинается с RESET и частота определяется фьюзами. Или у Аттини по другому?